后摩尔时代的中段突围，英特尔的减材钌+气隙
在 22nm 以下金属间距上，英特尔的减材式钌（sRu）互连把通孔电阻压低30~50%，在当前制程演进里已经算代际级的提升；通过引入气隙（airgap），线间电容最高降低了约 35%，折算成环形振荡器频率提升约 2%；有气隙和没气隙的击穿电压、失效时间基本重合。
中国团队披露新型晶体管，VLSI 2025亮点回顾
公众号记得加星标⭐️，第一时间看推送不会错过。在本文中，我们以技术为重点，总结今年 VLSI 大会上的精彩内容，包括顶级设计和集成技术。其中包括芯片制造领域的最新进展：晶圆厂数字孪生、先进逻辑晶体管和互连的未来、超越 1x 纳米节点的 DRAM 架构等等。
电子行业报告：AI浪潮汹涌，HBM全产业链迸发向上
报告出品方：华创证券以下为报告原文节选------一、HBM 凭高带宽优势成 AI 芯片主流选择，三大存储厂引领市场（一）HBM 具有高带宽优势，AI 需求爆发驱动 HBM 快速增长HBM（High Bandwidth Memory）即高带宽存储器，是一种基于 3D 堆叠工艺的
晶圆（Wafer）测试（CP）中针痕对引线键合影响的详解；
【博主简介】本人“爱在七夕时”，系一名半导体行业质量管理从业者，旨在业余时间不定期的分享半导体行业中的：产品质量、失效分析、可靠性分析和产品基础应用等相关知识。常言：真知不问出处，所分享的内容如有雷同或是不当之处，还请大家海涵。
金属线间为什么要留一条空缝？ Intel把空气隙做进了超细钌互连
做金属互连，通常希望每一步都填得严严实实：孔要填满，线间介质不能留空洞。可当线条越排越密，Intel却在相邻金属线之间有意保留空气隙，并把它与减法工艺制作的钌互连集成在一起。原因要从互连的两个老问题说起。金属线太窄，电阻上升；金属线靠得太近，线间电容增大。
半导体集成电路“晶圆测试（CP）技术”的详解；
【博主简介】本人“爱在七夕时”，系一名半导体行业质量管理从业者，旨在业余时间不定期的分享半导体行业中的：产品质量、失效分析、可靠性分析和产品基础应用等相关知识。常言：真知不问出处，所分享的内容如有雷同或是不当之处，还请大家海涵。
全球都在抢建芯片工厂
以下是一些全球本土化生产新闻和进展:亚洲:台积电在中国台湾新建了六座晶圆厂和先进封装厂，并在世界各地扩充了产能;